FPGA を用いたフォトンマッピング法高速化手法の提案と性能評価

久原 拓也

1 はじめに

現実世界における光の動向を追跡して画像をレンダ リングするコンピュータグラフィックス (Computer Graphics:CG)の技術に、る、フォトンマッピング法 は、レイトレーシング法の拡張手法として、1996年に H.W.Jensen によって提案された手法である¹⁾.フォト ンマッピング法は,計算量が多く処理時間が長い一方で高 い並列性を持っており, Graphics Processing Unit(GPU) や、Cell Broadband Engin(Cell/B.E.) といった並列処 理を得意とするアーキテクチャによる高速化が研究され ている 2)(3)(4). 一方で,フォトンマッピング法では, 非常に多くのフォトンと呼ばれる仮想光子に対し繰り返 し演算が行われるため、頻繁にメモリアクセスが発生す る. CPU や GPU といったメモリアクセスが低速なアー キテクチャでは、メモリアクセスが高速化のボトルネッ クとなると考えるこれに対し、メモリへのアクセスを含 めた処理設計を固有に定義できる専用ハードウェアでは, 大きな高速化を期待できる.しかし、専用ハードウェア は、複雑なプログラムの設計を行うのは難しく、また、 フォトンマッピング法のように様々な問題サイズを取る プログラムのアルゴリズムを検討するには不向きである. この問題を解決するデバイスとして、FPGA(Field Programmable Gate Array) がある. FPGA は、プログラ ムによって,柔軟に専用ハードウェアの論理回路を再構 築できるデバイスであり、ASIC などに比べ、動作周波数 は劣るものの、設計が容易であるためアルゴリズムの検 討などに用いられることが多い.また,近年では FPGA 自体の性能が向上し, FPGA を用いたアプリケーション 高速化に注目が集まっている.

そこで、本研究では、FPGA を用いたフォトンマッピ ング法の高速化を検討する.まず、フォトンマッピング 法の実行プロファイルを取ることでパラメータと計算時 間の関係、およびフォトンマッピング法の計算時間の内 訳を分析する.次に、分析結果を元に、フォトンマッピ ング法の FPGA 実装について述べ、最後に実装の評価と 考察を述べる.

2 フォトンマッピング法

2.1 フォトンマッピング法の計算手順

フォトンマッピング法の計算手順について述べる。

まず,第1段階として,あらかじめ設定した数だけ,光 源からフォトンをランダム方向に放射する.フォトンと は,光のエネルギーと,空間中の位置データを持つ仮想 の光子である.放射されたフォトンは,定められた回数 の中で,反射や屈折,拡散を繰り返す.この時,フォトン



Fig.1 *x* – *y* 平面空間における KD 木への格納

が干渉した空間中の物体表面の座標,フォトンのエネル ギーをフォトンマップというデータに記録する.

次に、第2段階として、視点からレイ(視線)を空間中 に放射する.レイは、フォトンと同様に反射や屈折を繰 り返したのちに空間中の一点に到達する.この処理をレ イトレースといい、レイが到達した点をクエリと呼ぶ. 画像の生成は、このクエリ近傍のフォトンから色を算出 することで、レイが通過した画素の色を決定して行う. クエリ近傍のフォトン探索は、第1段階で作成したフォ トンマップを元にフォトンを参照し、フォトンがあらか じめ設定した上限探索半径 R 以内に存在するか判定する ことで行う.

2.2 KD木

フォトンマッピング法では非常に多くのフォトンを扱 うため、全てのフォトンに対し探索を行うことは現実的 ではない.そこで、フォトンマップのデータ構造は、ク エリ付近のフォトンを効率良く探索できる構造であるこ とが望ましい.このようなデータ構造として、KD本が ある⁵⁾.KD本は、多次元の2分探索木であり、1つの 次元に対応する軸の分割に木のノードが対応している. フォトンマップでは、3次元KD本を扱うことになる.

Fig. 1 に, x - y 平面上に分散したフォトンを KD 木 構造に格納する様子を示す (実際は 3 次元だが, 簡易化の ため 2 次元平面で示す).

KD 木は以下のような手順で構築する.

- 1. フォトンの集号について, *x*, *y*,*z* 軸上の各軸につい て最大値と最小値の差を求め,この差が最も大きい 軸を分割軸とする.
- 2. フォトンの集合について、分割軸成分の中央値を持つ フォトンを発見する. このフォトンを軸分割ノード

とする. その際, ノード情報としてフォトンのデー タに分割軸を記録する.

ノードが分割した軸について、軸分割ノードの値よりも、値が小さいフォトン集団を左の子集団,大きいフォトン集団を右の子集団とする。子集団に含まれるフォトン数が1つになるまで、それぞれの集団について、(1)から処理を繰り返す。

このような処理を繰り返すことで,Fig.1に示すよう に,KD木のリーフノードは細かく分割された空間を管 理することになる.KD木の探索では,クエリが与えら れると,まず,木をリーフノードまで辿ることで,クエ リが存在する空間を特定する.次に,ルートノードまで 戻りながら,広い範囲を探索するという手順をとる.ク エリ qをKD木に入力し,探索フォトン数N個のフォト ン pを探索する時,KD木をリーフノードまで辿る操作 手順を以下に示す.

- フォトン p を KD 木から取り出す. 探索開始時に は、ルートノードを取り出す.
- 2. *p*と, クエリ*q*の絶対距離 *D*₁を計算する.
- D₂が探索半径 R内にあれば、pを探索済みフォトン リスト (探索されたフォトンを格納するリスト)に追 加する。探索済みフォトンリストに N 個のフォトン が入っている時は、探索済みフォトンリストの中で 最も D₁の大きいフォトンとpを入れ替える。
- *p* と, *q*について, *p*に記録された分割軸 (x,y,z) 上の 距離 *D*₂ を計算する.
- 5. 距離が正の場合は *p* の右の子ノードを, 負の場合は 左の子ノードを次に探索するフォトンとする.
- 6. (1)~(5) をリーフノードにたどり着くまで繰り返す.

次に,ルートノードまで戻りながら,広い範囲を探索 する操作手順をいかに示す.

1. 探索フォトンを親ノードのフォトン P とする.

- *q* と *P* について,親フォトンに記録された分割軸上の距離 *D*₃ を計算する.
- 3. *D*₃ が探索半径 *R* にあり, 探索していない子ノード があれば, 探索していない子ノード以下のツリーを リーフノードまで探索する.
- 4. (1)~(3) をルートノードにたどり着くまで繰り返す.

この2つの探索手順を繰り返すことで探索を行う.探 索半径 R は探索開始時に初期値を設定するが,探索済み フォトンリストに N 個のフォトンが集まって以降は,探 索済みフォトンリスト中の最も大きい D を R に設定す る. このように探索範囲を縮めながら探索を行うことで, 無駄な探索を省くことができる.

3 処理時間の調査

3.1 フォトンマッピング法における処理時間の内訳

フォトンマッピング法の高速化を検討するにあたり, 処理時間の内訳を計測した.計測環境を Table 1 に示す. 計測項目として,処理全体を,フォトンマッピング法



Fig.2 フォトンマッピング法における処理ごとの処理時間内訳

の主な処理内容であると考えられる,レイの放射,フォ トンの放射処理,KD木の構築処理,KD木の探索処理, それ以外の処理,の5つに分類し,処理時間を比較した. プログラムの実行にあたっては,放射フォトン数と探索 フォトン数をパラメータとした.結果を,Fig.2に示す. Fig.2から,フォトンマッピング法の処理全体で,フォ トン探索処理(斜線部)の占める割合が大きいことがわか る.また,その傾向は放射フォトン数,探索フォトン数 が増加するごとに強くなることがわかる.高品質なCG の生成には,1M個以上の放射フォトン数,500個以上 の探索フォトン数が用いられるため,実用的なフォトン マッピング法の高速化を考えるとき,フォトン探索処理 の処理時間が大きな問題となる.そこで,本研究報告で は,フォトンマッピング法の中でも,特にフォトン探索 処理について高速化の検討を行うこととする.

3.2 フォトン探索処理におけるパラメータの関係

フォトン探索処理について,パラメータによって,どの ように処理時間が変化するかを調査した.計測環境とし て Table 1 の環境を用い,コンパイラオプションに-O3 を用いた.クエリ数と放射フォトン数,探索フォトン数 の3つをパラメータとした時の,処理時間を折れ線グラ フで,1クエリあたりの平均処理フォトン数を棒グラフ で示す.まず,放射フォトン数を0.1M 個に固定し,横軸 にクエリ数を取って,クエリ数と探索フォトン数を変化 させた際のグラフを Fig.3 に示す.

Fig. 3の折れ線グラフを見ると、クエリ数は処理時間 と比例な関係にあることがわかる.また、クエリ数によっ て多少の誤差はあるものの、1クエリあたりの処理フォ トン数に変化が少ないことがわかる.次に、クエリ数を 0.1M 個に固定し、横軸に放射フォトン数を取って、放射 フォトン数と探索フォトン数を変化させたグラフを Fig.

Table1 計測環境

CPU	Core i7 2600K (3.4GHz)		
Memory	8GB		
OS	Ubuntu 11.04 x86_64		
CPU code Compiler	gcc 4.4.5		
Language	C++		



Fig.3 KD 木におけるクエリ数と処理時間



Fig.4 KD 木における放射フォトン数と処理時間



Fig.5 KD 木における探索フォトン数と処理時間

4 に示す.

Fig. 4 の折れ線グラフと棒グラフを見ると,放射フォ トン数の増加に対し,処理フォトン数,処理時間があまり 変化していないことがわかる.一方で,探索フォトン数 の変化によって,処理フォトン数,処理時間が大きく伸 びていることがわかる.この関係を確認するため,クエ リ数を 0.1M 個に固定し,横軸に探索フォトン数を取っ て,放射フォトン数と探索フォトン数を変化させたグラ フを Fig. 5 に示す.

Fig. 5 を見ると,探索フォトン数の増加により,処理 時間と処理フォトン数が飛躍的に増加していることがわ かる.この原因として,次のようなことが考えられる.2 章2節で述べたように,フォトン探索では,探索フォトン 数分のフォトンが見つかると,探索半径を探索済みフォ



Fig.6 フォトン探索処理における処理ごとの処理時間 内訳

トンに合わせて、縮めていくことができる。この時、探 索フォトン数が大きくなると、探索済みフォトンリスト が埋まるまでの処理フォトン数が増加する.また、多く のフォトンをリストに入れることで、入れ替え処理の発 生するフォトンの候補が増え、処理フォトン数が増加し やすくなる。一方で、放射フォトン数が増加しても、探 索フォトン数が少ないと, KD 木の大部分が枝刈りされ, 処理フォトン数はあまり変わらない。もう一つの理由と して,探索フォトン数が増加することで,探索済みフォ トンリストから最大距離のフォトンを探索する処理時間 が長くなる、ということが考えられる. この処理は、探索 フォトン数 N に対し,時間計算量が O(N) で増加する. 一方で, KD 木では放射フォトン数 p に対して, 距離計 算などの処理の時間計算量は O(logp) で増加する。以上 から、探索フォトン数は、他のパラメータと比較して処 理時間への影響が大きいといえる.

3.3 フォトン探索処理における処理時間の内訳

フォトン探索処理法の高速化を検討するにあたり,処 理時間の内訳を計測した.計測項目として,フォトン探 索処理を,軸上の距離計算,絶対距離計算,フォトン取 得,最大値発見,の5つの処理に分類した.Fig.6にこ の結果を示す.

Fig. 6 から,処理時間の大部分が最大値発見に割かれ ていることがわかる.この傾向は,探索フォトン数が増 加することで顕著になる.以上から,フォトンマッピン グ法の中で,フォトン探索処理が大きい処理時間を占め ること,探索フォトン数によって,大きく処理時間が変 化すること,フォトン探索処理の計算時間では,最大値 発見処理の占める割合が大きいことを確認した.

4 FPGA によるフォトン探索の実装

4.1 実装の方針

フォトン探索処理の高速な実装を行うにあたり,時間 計算量の大きい最大値発見処理の高速化と,単位時間当 たりに処理可能なフォトンの数で表されるスループット の向上を実装の方針とした.最大値発見処理を高速化す ることで,1フォトンあたりの処理時間の削減が期待で きる.一方で,スループットを向上することで,単位時 間あたりの処理フォトン数を増大できる.



Fig.7 FPGA 上での KD 木

4.2 FPGA 上での KD 木の扱い

本研究で提案する手法では, FPGA 上では, フォトン 探索のみを行い,フォトンの放射,KD 木の構築,画素 計算などの処理は FPGA に接続するホスト PC で行う こととする.ホスト PC 上で KD 木の構築が完了する と、ルートノードから順にフォトンデータを FPGA に 送信し, FPGA 側で受信した順番で KD 木を再構築す る. KD 木の再構築後、ホスト PC から FPGA にクエ リが送信され, FPGA 内でクエリを元に近傍フォトン を探索し,近傍フォトンをホスト PC に送信する.この 時,近傍フォトンのデータを送信するのではなく, KD 木上のフォトンのインデックスをホスト PC に送信する. インデックスからはホスト PC 側の KD 木上からフォ トンを,特定できるため,転送するデータ量を削減でき る。今回実装したプログラムでは、フォトンが放射され る空間として 1000 × 1000 × 1000 の空間を想定し,座 標情報を 30bit(10bit×3) で保持している. これに, 分割 軸情報として 2bit を加えたものが 1 フォトンのデータ 量となる.フォトンデータは、FPGAの組み込みメモリ (デュアルポート BlockRAM) に格納する。デュアルポー ト BlockRAM は、一度に2つのアドレスに対しデータ の読み書きが可能なメモリである.格納方法として、ア ドレスiのフォトンの左の子フォトンをi×2のアドレス に、右の子フォトンを *i*×2+1のアドレスに格納する方 法を取った. また, KD 木ヘアクセスする bit 幅を Fig. 7 に示すように KD 木の高さで固定した. このようにす ることで、アクセスするインデックス値の最上位 bit を 確認することでアクセスするフォトンがリーフノードで あるかどうかを判断できる.

4.3 フォトン探索モジュールの設計

実装するハードウェアとして, Fig. 8 の構成を取った. 主な構成要素である, TreeModule, QueryModule, SearchModule について説明する.

TreeModule は, KD 木が格納された組み込みメモリを 持つモジュールである.初期動作として,フォトンデー タを受信し,組み込みメモリ上に KD 木を構築する.外 部からフォトンの読み出し要求と,読み出しアドレスを 受信すると,次のクロックサイクルで,フォトンデータ SeachModule に対して送信する.



Fig.8 フォトン探索の FPGA 実装

QueryModule は、1つのクエリ処理を管理するコント ローラモジュールである. 内部に、クエリ情報と、クエ リに対応した探索済みフォトンリスト、探索済み距離リ スト,探索半径を持つ,探索済みフォトンリストはフォ トンのアドレスを,探索済み距離リストはフォトンとク エリとの距離を保存する組み込みメモリであり、それぞ れ探索フォトン数分の深さを持つ. QueryModule は,決 められた周期で TreeModule に対しフォトンの読み出し 要求を発行すると同時に、クエリデータ、探索範囲、KD 木の探索方向を SearchModule に送信し,探索結果とし てフォトンアドレスと,探索範囲にフォトンがあったか どうか、フォトンとクエリとの距離、次の探索で送信す るフォトンアドレス, KD 木の探索方向を得る.フォト ンが探索内にあった場合は、フォトンとクエリとの距離 を探索済み距離リストに追加する。探索済み距離リスト に探索フォトン数分の情報が格納されている場合、探索 済み距離リストから最大値を発見し、次の探索範囲に設 定し、次の読み出し要求を行う.

SearchModule は, QueryModule から送られたクエリ と, TreeModule から送られたフォトンを用いてフォト ンの探索を行うモジュールである.フォトンの探索は, Axis
DistModule, NextIndexModule, DistModule \mathcal{O} 3 つの演算モジュールを通じて行う. AxisDistModule は, フォトンとクエリの軸上の距離を計算するモジュール である. NextIndexModule は, AxisDistModule の結果 と、受信したフォトンアドレス、探索方向から次にアクセ スするフォトンアドレスと, 次の探索時の探索方向を計算 するモジュールである. DistModule は、フォトンとクエ リの絶対距離を計算するモジュールである.この距離と, 受信した探索範囲を元に、フォトンが探索範囲内にある かどうかの判定も行う. DistModule は, AxisModule と NextIndexModule と独立に動作するため並行して計算を 行う、絶対距離計算は、その他の計算に比べて演算時間が 長いため、 演算結果は、 NextIndexModule, DistModule とで独立して行う.



Fig.9 距離のメモリへの挿入



Fig.10 QueryModule の多重接続

4.4 最大値発見の高速化

QueryModule 内で行われる距離の最大値発見は, 探索 フォトン数分の距離の比較を行わなければならない. 探 索フォトン数は, 高画質な画像の生成には 100 個以上必 要とされるため, 大きなボトルネックとなる可能性があ る. 探索フォトン数が 100 個と大きい値になるのに対し, 格納される距離の bit 幅は 1000 × 1000 × 1000 の空間で は 12bit, 10000 × 10000 × 10000 の空間では 15bit と値 の伸びが緩やかである. そこで, 距離を比較するのでは なく, 各距離の同位 bit をフィルターに通すことで, 最大 値を発見する手法を用いた. まず, 得られた距離の各 bit を Fig. 9 のようにメモリの格段に挿入する. このように データを格納することでメモリから, 同位 bit を一度に 取り出すことができる. 次に, 12bit の最大値を格納する bit 列と 12bit の全て1 で初期化したフィルタを用意し, 次の手順でフィルタを更新していく.

- メモリから n 段目の bit 列を取り出す. 最初の操作 では,最上位 bit 列を取り出す.
- 2. 取り出した bit 列とフィルタの論理積をとる.
- 3. 論理積が全て0で無ければ、フィルタを論理積で置 き換える. 全て0であれば、フィルタを更新しない.
- 4. 取り出した論理積のビット論理和が0で無ければ,1 を,0であれば0を最大値n桁目の値とする
- 5. nを1増やす.
- 6.1から5をメモリの最下段のbit 列を取り出すまで 繰り返す。

2. の操作によって,各 bit 列から1である bit を抽出で きるため、メモリの最下段まで操作を行った時のフィル タの内 bit が1となっている箇所が最大距離の格納され ている位置であることがわかる.また,4.の操作によっ て、フィルタを更新しながら最大値を導出できる.これ により、探索フォトン数によらず,最大値を発見するこ とが可能になる.

4.5 モジュールの多重接続によるメモリアクセスの最 大化

QueryModule は, SearchModule からの探索結果や, QueryModule 内での最大値発見処理の結果を元に次の 探索を開始するため, 各処理が行われている間 TreeModule へのメモリアクセスが行われない時間が発生する。そ こで, QueryModule を複数 TreeModule に接続し, 各 QueryModule から連続にフォトンを読み出すことで、メ モリに対するアクセスを最大化した. 接続する Query-Module 数をフォトンの読み出し要求間のクロックサイ クル数と同じにすることでメモリアクセスの空白を全て 埋めることが可能になる. このハードウェア構成を Fig. 10 に示す. TreeModule にアクセスする QueryModule は、マルチプレクサを介して1クロックサイクルごとに 順番に割り当てる. SearchModule では, QueryModule から、探索に用いるデータと共に、QueryModule の ID を受信し探索結果と共に送り返すことで、どの Query-Module の探索結果であるかを判断する. この構成によ り1クロックサイクルごとに1つのフォトンを読み出す ことができる.

また, KD 木にはデュアルポート BlockRAM を用い ているため,一度に2つのフォトン取り出しが可能であ る.そこで,複数の QueryModule, SearchModule をま とめ, TreeModule に対して2つ接続した.これにより, 1 クロックサイクルごとに2つのフォトン読み出しが可 能となり大きなフォトン数になった場合にも高いスルー プットを維持することが可能となる.

Table2 資源使用量

SLICES		LUTS		BlockRAM	
Used	Usable	Used	Usable	Used	Usaable
7718(1.29[%])	595200	10177(3.41[%])	297600	45	1064

5 評価

KD 木の探索を行うハードウェアを Verilog-HDL で実 装し, ISE13.1 を用いて Virtex6(XC6VSX475T) を対象 とした合成を行った.

Virtex6(XC6VSX475T) は 36bit 幅 ×1024 エントリ の 36Kb の BlockRAM が 1,064 個 (38,304Kb 相当) 組 み込まれており,現在流通している FPGA の中では比較 的多数のフォトンを格納できる FPGA である.

TreeModule に対するクエリの投入から次のクエリの 投入までに必要となるクロックサイクル数は 21 であるこ とから, TreeModule の1 ポートあたり 21 個の Query-Module を接続することでメモリアクセスを最大化し, 1 クロックあたり 2 個のフォトン読み出しが可能となる. よって, 1 つの TreeModule と, 42 個の QueryModule, 2 つの SearchModule を載せた回路を合成した.

ハードウェア全体の合成結果を Table 2 に示す.

この時,最大動作周波数は 215MHz であった.1 ク ロックあたりに取り出せるフォトンの個数が 2 個である ことから,スループット (クロックサイクル×動作周波数) は,520M[OPS] となる.

この結果を, C 言語で実装した KD 木探索のスルー プットと比較した. 放射フォトン数 1023 および探索フォ トン数 10 をパラメータとして与え、1M クエリの処理 に要する時間を計測した。計測環境は Table 1 を用い, コンパイラオプション-O3 で計測したところ,処理時 間 1.63 秒,処理フォトン数 78568098 個,スループッ ト約 48M[OPS] という結果が得られた. この結果から, FPGA を用いた実行は、C 言語プログラムによる実行に 比べ、約11倍のスループットが得られることが確認され た. また, Table 2 に示すように, 実装したハードウェア が必要とするロジック資源は SLICES, LUTS 共に比較 的少量である.このことから、本実装にはさらにスルー プットを向上させる余地があると考えられる. 例えば, TreeModule を含めた全ての回路を複数積載するといっ たアプローチや大きなフォトン数に効率的に対応するた めに、一部のフォトンをスライス上に配置するといった 木構造の工夫などが挙げられる.

6 まとめと今後の展望

本研究報告では,高品質な CG を実現するフォトン マッピング法を FPGA を用いて高速に計算する手法に ついて述べた.FPGA 実装に先立ち,フォトンマッピ ング法に関するパラメータと計算時間の関係を実行プロ ファイルをもとに解析し,フォトン探索処理が処理時間 の大部分を占めることを明らかにした.また,探索済み のフォトンリストに関する処理と探索フォトン数が,計 算時間への影響が大きいことを確認した.

フォトンの探索処理の FPGA 実装においては、フォト ン探索処理の内計算時間の長い最大値発見処理について、 bit 演算を用いることによる高速化を検討した.また、複 数のクエリを並列処理することよるスループットの向上 を試みた.これらの実装から、組込みメモリへのアクセ ス時間の空白を埋め, 1 クロックサイクルあたり 2 つの フォトンの読み出しが可能となり, C 言語実装と比較し て約 11 倍のスループットが得られることを確認した.

参考文献

- Henrik Wann Jensen. Global illumination using photon maps. In *Proceedings of the eurographics* workshop on Rendering techniques '96, pp. 21–30, London, UK, 1996. Springer-Verlag.
- 2) T. Purcell, C. Donner, M. Cammarano, H.J. Jensen, and P. Hanrahan. Photon mapping on programmable graphics hardware. *Proceedings of the ACM SIGGRAPH/EUROGRAPHICS conference on Graphics hardware*, Vol. 2003, pp. 41–50, 2003.
- 大西信寛, 鎌田俊昭, 西川由理, 設楽明宏, 吉見真聡, 藤 代一成, 天野英晴. Cell broadband engine を用いた photon mapping の実装と評価 (2010 年並列/分散/ 協調処理に関する『金沢』サマー・ワークショップ swopp2010). 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, Vol. 110, No. 167, pp. 19–24, 2010-07-28.
- 4) B. D. Larsen. Real-time global illumination by simulating photon mapping.
- Henrik Wann Jensen. Realistic Image Synthesis Using Photon Mapping. A. K. Peters, Ltd., Natick, MA, USA, 2009.