

メモリ（DDR他）の行方

～パラレルからシリアルへ～

天白 進也, 山元 佑輝

Shinya TEMPAKU, Yuki YAMAMOTO

1 はじめに

過去20年においてプロセッサのスピードと、アーキテクチャの進歩によってCPUの性能は飛躍的に向上した。一方でDRAMの性能向上は遅れをとり、プロセッサとメモリの性能ギャップによってシステムの性能向上に限界が生じてきた。本稿では、まず、DDRの基礎技術、現在市場の主流であるDDR,DDR2のメモリ技術について解説する。次に、従来の技術の限界について指摘し、それらを克服する次世代メモリ技術の今後の展望について述べる。


2 DDRのメモリ技術

2.1 SDRAM

外部インターフェースをすべてクロックに同期させることで、高速動作を実現したDRAMである。SDRAMはバースト転送¹機能を持ち、連続した命令を取り出して実行する場合は、アドレス計算が省略できるので、高速にデータを取り出すことが出来る。

2.2 DDR SDRAM

Fig. 1に示すように、バースト転送を前提としてメモリセル²とのデータのやりとりを2ラインのプリフェッチ³を用いて行っている。また、外部インターフェースでは、ディファレンシャル・クロック方式⁴でのデータ転送を採用している。従って、最大でSDRAMの二倍の転送速度を実現することができる。



¹ 1つのアドレスを指定するだけで、次に続くアドレスのデータを連続して転送すること。

² RAMの記憶領域。一般的に1つのメモリセルに1bitが保持される。

³ CPUがデータを必要とする前にメモリから先読みして取り出す機能。

⁴ クロックの立上りと立下り(1/2クロック周期)に同期する方式。

2.3 DDR2



DDR2では、1クロックあたり4ビットのプリフェッチに対応し、理論的には同じ動作クロックでDDRの2倍の速さでデータを転送することができるようになる。動作電圧は1.8Vで、DDRの2.5Vよりも低くなっている。また、DDR2よりもさらに高クロック化に対応する。

2.4 DDR3

DDR3では8ビットのプリフェッチに対応し、動作電圧はさらに1.5vまで低くなる。最大データ転送速度が、DDR2メモリの2倍にまで高められるほか、さらに高クロックに対応する。

3 DDRの課題

メモリバスの速度を高速化するとメモリ帯域は増加する。しかし、帯域を拡大するとデータ伝送のタイミングマージンが逆比例して減ってゆくため、Fig. 2のような従来のバス構成の場合、メモリバスの高速化に伴いバスにかかる負荷が増え、信号が極めて乱れやすくなる。その結果、メモリコントローラに接続するDIMMの数を減らさざるを得ず、高速・大容量のメモリを要するサーバシステムにとって、この制約が性能向上のボトルネックとなっていた。(Fig. 3参照)そこで、これらの解決策として、FB-DIMMという新たなメモリインターフェース技術が考えられている。



4 FB-DIMM

4.1 FB-DIMM の構成

DIMM 上に高性能バッファ (AMB) を搭載し、メモリコントローラと AMB 間の信号接続にシリアル接続を採用することで、高速動作（従来の 6 倍速）を実現しつつ、1 チャンネルあたり最大 8 枚の DIMM を接続することが可能になる。




Fig. 4 FB-DIMM の構成

4.2 FB-DIMM の課題

FB-DIMM は従来の 6 倍のスピードでデータ転送を行うため、AMB も同等の速度で動作する必要がある。したがって、AMB の消費電力、発熱が問題になっている。メモリチップは温度によって動作特性が変化しやすいため、AMB の冷却は必須である。現状では、ヒートシンクを AMB に搭載することで対処されている。

また、FB-DIMM はメモリコントローラと AMB 間は、シリアル接続であるが、AMB と DIMM の間は従来の低速なパラレル接続のままである。そのため、さらなる広帯域、大容量化の際の課題となる。この問題を解決する方法の一つとして、メモリコントローラとメモリチップをポイント・ツー・ポイントに接続する構成が考えられる。Rambus 社が開発した、XDR DRAM はまさにその構成であり、注目されている。

5 XDR DRAM

メモリチップとメモリ・コントローラをポイント・ツー・ポイントに接続し、入出力ピン当たりの最大データ転送速度が極めて速いのが特徴である。XDR DRAM は Rambus 社が新たに開発した以下の 3 つの技術で構成されている。

- DRSL(Differential Rambus Signaling Levels)
250mV と小さい振幅でデータを差動伝送することで、高速化が容易になるほか、低電圧、低消費電力を実現する。
- ODR(octal data rate) クロック・エッジごとにデータを 8 ビットずつ伝送する技術。DDR の 4 倍に相当し、XDR のデータレートは最大 6.4GHz まで拡張可能である。
- FlexPhase

メモリ LSI とコントローラ間の遅延時間を 2.5ps ときわめて短い単位で制御する技術。これによつて、すべてのピンのデータを同時に受け取るように、XIO の各ピンの出力タイミングを調整することができる。等長配線や、タイミング制御が不要になるため、回路の設計が容易になり、低コストにつながる。




Fig. 5 XDR DRAM の構成

6 メモリ技術の展望

デスクトップ PC 向け製品への FB-DIMM の導入について、2006 年初頭には DDR2-677/800 への対応が行われ、それに続く形で導入される予定である。サーバ、ワークステーション向けには、今年は DDR2 ベースの FB-DIMM が Intel Xeon DP 向けに立ち上がり、2007 年には DDR3 ベースの FB-DIMM が Xeon MP や Itanium 向けに立ち上がる予定である。

FB-DIMM を導入する最大の理由は、4.2 節で述べたように、メモリ容量を確保することにある。従って、大容量メモリを利用したいサーバ、ワークステーションの分野で解決策になると考えられる。一方、現行のデスクトップ PC やノート PC ではそれほどメモリ容量を必要としておらず、また、AMB の発熱がネックとなり、FB-DIMM の導入は、もう少し先になると予測される。

XDR DRAM について、Rambus は XDR を DIMM 化した、XDIMM を提案しているが、製造コストが比較的高いこと、製造プロセスの問題から、まだ製造に手を上げた企業はない。しかし、広帯域、大容量化の要求が高まれば、メモリインターフェースがパラレル接続からシリアル接続へと移り変わるのは間違いない、DDR の次々世代規格である DDR4 では、FB-DIMM、XDR DRAM に類似した技術が用いられると思われる。また、今後 Rambus がどこまで intel の牙城を崩せるかも注目されるところである。

参考文献

- 1) MYCOM PC WEB
<http://pcweb.mycom.co.jp/>
- 2) intel
<http://www.intel.co.jp/>